隨著全球電子產品個性化、輕巧化的需求蔚為風潮，封裝技術已進步到CSP(Chip Scale Package)方式。它的特點是減小了晶片封裝外形的尺寸，做到裸晶片尺寸有多大，封裝尺寸就有多大，即封裝後的IC尺寸邊長不大於晶片的1.2倍，IC面積只比晶粒（Die）大不超過1.4倍。

目前SiS創新研發的CDFN(Chip Scale Dual Fine-pitch No-lead)封裝是此種創新的封裝方式，將可望於2006年Q4首見於SiS DDR2-800的記憶體模組。

CDFN封裝具有以下特點：

1. 滿足了晶片I/O引腳(pin)數不斷增加的需要。
2. 晶片面積與封裝面積之間的比值很小。
3. 極大地縮短資料傳輸的延遲時間。

CDFN封裝適用於腳數少的IC，如記憶體模組和可攜式電子產品的IC，未來則將大量應用在資訊家電（IA）、數位電視（DTV）、電子書（E-Book）、無線網路WLAN／Gigabit Ethemet、ADSL／手機晶片、藍芽（Bluetooth）等新興產品中。