台北，2006年08月1日---矽統科技(SiS)今日表示，有別於DRAM產業普遍採用TSOP或BGA封裝方式，矽統科技成功開發速度與效能並進的CDFN封裝方式，備受客戶好評。

目前個性化、輕巧型電子產品採用先進CSP(Chip Scale Package)封裝方式蔚為風尚。此具有減小晶片封裝後尺寸的特點，亦即裸晶片尺寸等同於封裝後尺寸，且封裝後的IC尺寸不超過晶片的1.2倍，與晶粒（Die）相較，也不超過其1.4倍。矽統科技採用此獨步全球的CDFN(Chip Scale Dual Fine-pitch No-lead)封裝方式，即擷取考量此特性，成為跨足記憶體模組領域的競爭優勢。

CDFN封裝方式不僅晶片面積與封裝面積之間的比值很小，能夠極大地縮短資料傳輸的延遲時間，滿足晶片I/O引腳(pin)數不斷增加的需求，更通過歐洲RoHS的規範。矽統總經理陳文熙表示，『經過精細評估這些優異的特性後，決定大刀闊斧首開先例於DDR及DDR2模組系列導入CDFN封裝方式，希望以高速度、低耗能、低成本、高容量的市場區隔，滿足客戶的需要。』

CDFN封裝適用於腳數少的IC，如記憶體模組和可攜式電子產品的IC。可預知未來因應資訊家電（IA）、數位電視（DTV）、電子書（E-Book）、無線網路WLAN／Gigabit Ethernet、ADSL／手機晶片、藍芽（Bluetooth）等新興產品發展，矽統獨家研發的CDFN封裝方式，也將隨之蓬勃應用，相得益彰！